2.2 关于终端显示平台的设计
在数字语言教学系统的终端显示平台中，LVDS发送器、VGA控制器以及SDRAM控制器都能够提高图像帧刷新率。另外FPGA负责大流量数据的异步实时通信，STM32单片则控制显示各种高分辨率图像。
通过STM32单片机就可以模拟8080总线接口的读写时序，从而能自定义数据传输协议。本文设计中的模块采用了16位的8080总线接口，其中接口信号有地址数据控制信号A0、读控制信号RE、写控制信号WE、片选信号CE以及16位数据接口。A0数值为0时就表示已经对地址寄存器开始了相应操作，此时每个子寄存器的取值范围在0～8，如果当A0为1，那么就代表寄存器的数据已经写入。
另一方面，由显示控制命令来控制显示器的开关，教师机可以通过一台机器的操作就开关所有分支终端设备。具体细节为写入00H数据时显示器关闭，即模块不再向显示器输出信号，此时显示器会显示无信号。而反之写入数据01H时为打开显示设备。在写命令时，由寄存器向模块发出读写操作命令，即向屏幕连续写入像素点数据。但首先要设置好水平起始位置、垂直起始位置、x方向长度和y方向长度4个寄存器参数，才可以发命令将数据写入屏幕。读命令时，同样通过模块发出读的操作指令，但是读取时有像素的限制，每次只能读取一个像素，只有不断反复操作才能读取多个命令。
2.3 SDRAM控制器
首先要对SDRAM进行初始化才能开始读写。通常它的初始化有4个步骤：输入稳定期200us、L-Bank预充电、模式寄存器设置和八次刷新周期操作。SDRAM要每隔一段时间进行刷新，以确保数据不会丢失。它的工作操作是通过模式寄存器的设定来进行的，其中突发长度、突发类型和CAS延时都是能够影响SDRAM操作的因素。当模式寄存器初始化完毕后，就可以数据访问SDRAM地址展开读写操作。不过，在读写操作前也要保证行地址选通信号RAS、片选信号CS和块地址选择控制信号L-Bank在时钟上升沿到来时的有效性。当行地址确定之后，才可以确定具体的列地址。当行激活有效命令后会将命令发到列地址，这期间的等待时间叫做行地址选通周期，此周期内SDRAM应该处于发空操作命令期间，不需对SDRAM有任何操作。一般来说，行有效命令的发出会有大约22.5ns的延时，但不影响命令的有效性。
总之，在设计SDRAM控制器时，一定要注重状态机控制模块、命令控制模块以及数据控制模块这三个模块的具体应用。它们不但承担了数据编写、读写处理等任务，还起到了缓存衔接、控制数据流向和命令赋值等作用，对整个终端显示平台的正常运转具有积极意义。
2.4 LVDS转换芯片
LVDS（Low-Voltage Differential Signaling）接口技术是终端显示平台的主要技术，它们实现了CMOS转LVDS接口芯片功能和FPGA编程技术。
2.5 FPGA的设计步骤
FPGA一般按照逻辑设计和性能系统应用两方面来设计以满足用户的不同需求。本文中的LVDS内嵌IP内核，还有包括FIFO的IP内核，所以需要大量的M9K资源。另外考虑到FPGA编程的灵活性，则选用了含有40000个LE逻辑单元的CycloneIII代处理器和QuartusII第四代可编程逻辑开发软件平台，它们的组合提高了集成度和设计环境，使FPGA逻辑设计的设计输入、编译、仿真和定时分析等等功能的实际发挥更加自如。
利用Quartus II数字系统开发FPGA的具体流程如下：
1）首先绘制原理图，考虑波形的变化和HDL的输入方式。
2）其次根据实际的设计要求来编译FPGA的编程策略和参数，然后根据这些参数与策略进行逻辑设计，最终能生成所需要的报告文件。
3）在仿真的设计中，要注意时序仿真和功能仿真两种模式。时序仿真的延时信息能够反映芯片在设计中的实际工作情况。功能仿真则是为了验证电路的设计是否达标而存在的。
4）程序在编译完成并验证成功后，就可以进行器件配置和管脚参数的设置了。
由上文的介绍可得知本次设计的具体方案，即利用CycloneIII处理器的FPGA和SDRAM芯片共同组成操作，用来存储视频、图像、文字等数据。并且利用镶嵌在FPGA内部的LVDS发送器，通过8080接口协议以及ATM网络进行数据转换并再次发送给FPGA，达到对整个系统的数据通信控制，最后实现系统终端显示平台的稳定运行。3 终端显示平台的最终测试
在数字语言教学系统的终端显示平台上主要包括STM32单片机和FPGA控制台两大模块结构，其中的设计也主要分为硬件和软件两部分。所以尤其考虑到它们运行的稳定性，就要进行测试。比如说SDRAM读写、以太网以及ATM网的切换等功能，通过这些测试最终确定设计方案是否可行。
3.1 SDRAM的读写
SDRAM是整个系统的外部存储器，它要经手所有数据的存储，并在读写之后才可以显示，所以对SDRAM读写功能的测试是最为重要的环节，它的读写稳定关系到了以太网和ATM网的数据调试。
SDRAM读写测试时第一步要用Verilog来编写测试程序，这样做的目的就是为了把程序载入到FPGA芯片当中，随后就可以通过系统内部的逻辑分析器进行SDRAM数据的动态观察，看其是否与外部写入的数据相一致。本文中的测试要连续写入数据才能进行SDRAM读写数据的波形对比。此时要保证数据的输出是连续的，例如从数字0到65536的连续数据输出，只有这样才能验证SDRAM控制器的性能是否已经达到要求。
3.2 以太网和ATM的测试
要对两种网络类型进行测试，就要首先测试8080接口协议，8080接口数据采集的显示结果能反映出两种网络类型的性能。通过STM32单片机和C语言来编写测试程序并向SDRAM写入数据。对于CRT显示器来说，最好选择VGA接口连接，因为它比LVDS接口的显示终端信号更加稳定。所以在整体电路设计时应该再为终端设备增添相应的电阻网络通道，将VGA信号转换为LVDS，这样CRT显示器就可以同步显示教师机的内容了，同时也能验证STM32单片机中数据运行的正确性。
3.3 显示平台测试
在数字语言教学系统的终端显示平台上运行Windows系统，如果系统界面在屏幕上显示正常，且在具体操作中不会出现界面的晃动和延迟，这就表示系统工作处于稳定状态，基本满足了整个系统设计的要求。4 结语
本文中所设计的数字语言教学系统终端显示平台结合了LVDS发送技术、FPGA编程技术、终端平台同步显示技术、STM32单片机控制技术和SDRAM外部存储技术。在这些技术功能的辅助下，高校的语言教学变得更加丰富、个性化、多元化。同时，这种开放性的教学环境也符合当今我国对培养学生综合素质能力、提高学生学习自主能动性的教学要求，可以说，数字语言教学系统是科技与人文思想理念共同进步的标志。
参考文献：
[1] 施德义.数学语言教学系统中终端现实平台的研究[D].宁波大学，2014.
[2] 冯春灿.数字语言教学系统的设计理念――基于语言教学视角的探索[J]. 外语电化教学，2005（1）.
[3] 谢东迅.基于FPGA的SDRAM控制器设计[J].长沙医学院学报，2005（1）.
[4] 胡潇潇.数字语音教学系统面向对象程序设计与实现[D].湖南大学，2011.
[5] 赵延燕.数字语言实验室在大学英语视听教学中的应用[D].山东师范大学，2009.
[6] 郭玉婷.基于数字化语言实验室的高职英语多模态教学研究[D].山东师范大学，2013.
【关于数字语言教学系统的研究论文】相关文章：