技术部年度总结汇总8篇
总结就是把一个时段的学习、工作或其完成情况进行一次全面系统的总结，它在我们的学习、工作中起到呈上启下的作用，不如静下心来好好写写总结吧。那么我们该怎么去写总结呢？以下是小编整理的技术部年度总结8篇，希望对大家有所帮助。
技术部年度总结 篇1
在这忙碌的2**3年里，公司在各方面都呈现出了蓬勃发展的势头。我的工作也在公司领导及各位同事的帮助下，紧张而有序的基本完成了自己的本职工作。通过这段时间的学习与工作，工作上有了一定的突破，但也存在了诸多不足。回顾过去的一年，现将个人工作总结如下：
1.1新员工培训
在培训中我本着让新同事尽快融入到我们这个团体为原则，让新同事了解软件，硬件，逻辑之间如何配合，并对逻辑这部分有个大体认识，同时让他们尽可能了解自己的职位、定位自己的角色、尽早发挥自己的专业才能。
在给新同事培训的过程中，发现自己知识的匮乏，在逻辑方面还需要进一步加深，对于软件和硬件部分没有整体认识。我希望公司对新老员工多举办培训活动，增加员工本领域的工作能力，同时也能扩展对其他领域的认识。
1.2项目总结
1.2.1A01_13所3室脉冲数据采集器
本项目实现设定时间内脉冲个数统计；设定A和B两通道脉冲个数差来统计达到设定脉冲个数差的时间及此时A和B通道脉冲个数；同时完成以某一个输入脉冲作为外触发信号，记录两次触发信号之间的脉冲个数以及时间。
在这个项目中遇到的问题：定差计数功能的计数精度低，主要是由于软件启动后，立即开始计时，而没有等待脉冲的来临，后将启动计时更改为软件启动后要等待脉冲的到来才真正视为启动计数，计时。且当循环计数时，当第一次计完时，开始第二次计数时，仍然要等脉冲的来临。
1.2.2A05_六路IF自动化测试设备
本项目可通过单片机设定频标输出情况，每一路频标输出的频率可设定，输出的正、负脉冲可设定，并且每一路频标输出的有无可设定，正脉冲设定为无输出输出保持低电平，负脉冲相反。
1.2.3A06_单路IF自动化测试设备
本项目在原上升沿计数的基础上又增添下降沿计数，将结果存入寄存器，并由软件读取寄存器比较大小，取其合适数据以提高精度。
1.2.4A07_13所的-4项目
本项目是在去年减四项目的基础上将固定频率的三项方波更改为利用状态机实现不同频率的三项方波。
1.2.5A08_高精度IF板测试仪
通过FPGA逻辑实现16路可调频标及8路脉冲计数，出示寄存器操作指南配合单片机，软件，硬件一起完成整机调试。
1.2.6A08-1_高精度IF板测试仪第三套
实现可调频标及脉冲计数，出示寄存器操作指南配合项目组完成整机调试。
1.2.7A10_921-3陀螺仪测试设备
本项目利用状态机实现不同频率的波形，并且频率可有硬件按键发出命令，逻辑判断命令实现不同频率的时序。
在调试的过程中发现按键切换会使而导致波形错误，频率不稳定。后逻辑增添了按键切换逻辑复位功能，将问题解决。
1.2.8AZ01_CPCI3036板卡开发
本项目实现了PCI端数据与逻辑数据通过双口RAM的交换；同时完成脉冲频率采集、计数、DDR2缓存读写等功能。在本项目调试中遇到的问题主要是对硬件的不了解，造成调试周期长，找不出问题，以及做事不够仔细选错时钟。
1.2.9A12_CSB总线测试设备
通过FPGA逻辑实现14组（每组5个信号）的RT端通信时序控制，8组（每组5个信号的）BC端通信实现控制，12组（每组5路）电平输入采集，逻辑提供深度为256words，宽度为32位的FIFO，用来缓存软件更新待发送数据以及缓存接收到的数据，同时逻辑实现了电缆自检功能。
在调试中发现RT输出信号不用时要将其拉为高，而BC接收模块的输出信号CMD不用时为低，不可以启动后用与不用都设为通信状态，将会造成干扰。还有由于项目过程中加入其他项目，造成整个CSB项目逻辑开发调试周期减少，时间有些紧张，逻辑没来得及给软件出示寄存器操作指南，造成软件与逻辑配合不顺畅。以后在逻辑单板调试完成后要尽量给软件出示操作指南。
1.2.10A13_续A01项目后六块板卡
实现定时计数，定差计数，同时实现多周期外触发计数，滤波系数及周期数可有软件设定等功能，并且完成单板调试。
1.2.11A18_石英挠性加速度计自动化测试系统设备改造
本项目完成了加速度计及加速度计系统的测试，逻辑主要实现不同频率的输出，通过串口与工控机相连，由软件对频标信号的远程控制；同时实现对输入信号的脉冲个数采集。()利用VC软件进行单板调试及配合其他工作人员整机调试。在单板调试中发现因缺少电阻输入信号无法到达FPGA芯片，还有开机后找不到板卡，更换93CS56芯片解决。在以后的项目里希望硬件给板子前能真正对板子大体功能进行检查测试。
1.32**4年工作做以下规划：
1.3.1维护公司以前项目；同时在保证质量的前提下尽快完成领导安排的新项目；
1.3.2理论水平和工作能力上还略显不足，需要在学习中成长，进一步加强基础：掌握Xilinx相关知识，加强网络及高速存储的相关知识；培养硬件的意识，培养系统的观念，HDL代码仅仅是一个表述心中硬件的工具，学习硬件相关知识，将硬件和逻辑联系起来。
1.3.3要以团队为主，积极配合项目组其他人员的工作；测试的时候一般都需要硬件，软件，逻辑的配合，一个逻辑很难控制的工作，可能软件控制很简单。如果电阻匹配不当或者缺少一个元器件等都会导致逻辑无法输出，这就需要硬件来寻找问题，当然作为逻辑和软件人也要利用相关软件协助硬件寻找问题。所以，项目组成员间相互配合，相互听取别人的意见，这样必然知道的更多，从而加快测试和开发的速度，使项目尽快完成。
做为公司的一名成员，我非常愿意接受领导的指导及建议，及时与领导沟通，有问题及时向同事请教，不断努力学习，不断调高自己！